Вопрос по верификации. Опции

[bark]

Сейчас в разработке довольно большой проект.
(будет в CycloneIII 40-55)
Разобрал его на блоки и модули для упрощения написания и отладки.

Сейчас занимаюсь имплементацией модулей. После объеденяю в блоки для дальнейших тестов и вписывания блоков в общий проект.

отладку отдельных модулей провожу в вейвформах. мне вроде хватает пока этого.

один из модулей имеет очень богатый интерфейс (>500 пинов ввода/вывода) и не хочет компилироваться т.к. у физического кристала нет стольких ног.

и вот вопрос:
Как его уговорить квартус компилиться проект с любым интерфейсом? чтобы потом можно было свободно проводить отладку? ну или как-то иначе обойти это "неудобство".

и ещё.

какие есть инструменты для эффективной верификации? (пока без железяки.. только на машине)
что почитать? куда посмотреть? я что-то только вейвдиаграммами пользоваться умею.

Quartus9.0 + Verilog

[Kuzmi4]

телепатируя вопрос даю ответ - виртуальные пины:
/* synthesis altera_attribute="-name VIRTUAL_PIN ON" */

куда посмотреть

в сторону modelsim,nc-sim,vcs - тут кому как нравится


а отладку этого 500 лапового модуля тоже будете в вейвформе проводить ?

[bark]

телепатируя вопрос даю ответ - виртуальные пины:
/* synthesis altera_attribute="-name VIRTUAL_PIN ON" */


в сторону modelsim,nc-sim,vcs - тут кому как нравится


а отладку этого 500 лапового модуля тоже будете в вейвформе проводить ?

эм. а что с этой строчкой сделать?

как-то так?

/* synthesis altera_attribute="-name VIRTUAL_PIN ON" */

// outputs

/* synthesis altera_attribute="-name VIRTUAL_PIN OFF" */

а отладку этого 500 лапового модуля тоже будете в вейвформе проводить ?
пока да.
половина этих ног - ответы вычислений шестнадцать 16-битных выводов.
их наблюдать довольно удобно. и ввод не сложный. просто его много )

в моделсиме кооогда-то работал (лет 7 назад) не помню его нифига.. надо поставить заново разбираться.
спасибо за совет

Сообщение отредактировал bark - Oct 12 2010, 14:08