сколько слоёв актуально (оптимально) для BGA 256, 4 или 6 Layers Опции

[Enzo]

к ПЛИСине подключенны
-SDRAM
-Ethernet
- информационные каналы

Разработчик добавил после разводки ещё 15 цепей, встал вопрос об увеличении слоёв в п/п, либо полной переразводке.
Свободных ног практически нет, а точнее 12 .

2 слоя питания,
2 слоя сигнальные цепи

PS: может быть 6 слоёв это стандарт ?

[Uree]

Вот именно поэтому у российских производителей проблемы с конкурентноспособностью на внешнем рынке - многослоек не стесняемся, полимерных электролитов по всей плате тоже... А Вы цену на это дело учтите, да разницу в этой цене(для серии, от 50тыс. штук например) в свою зарплату заложите, в плюс или минус, вот тогда и будем говорить насчет стеснительности
Любая микросхема с рекомендацией от 6-ти слоев - это FPGA. Вот только этот класс м/с не предназначен для серии, это для разработки чипы. Любой серийный чип стараются сделать с распиновкой, позволяющей развести его на минимуме слоев. В наших боксах процы от 400+ до 900+ ног(это если на брать во внимание Интел Атом с его 1283 ногами). Так вот - все разводятся в 4-х слоях. Так что думать все-таки стоит и исхитряться часто тоже - это попросту выгодно

[vicnic]

Вот именно поэтому у российских производителей проблемы с конкурентноспособностью на внешнем рынке - многослоек не стесняемся, полимерных электролитов по всей плате тоже... А Вы цену на это дело учтите, да разницу в этой цене(для серии, от 50тыс. штук например) в свою зарплату заложите, в плюс или минус, вот тогда и будем говорить насчет стеснительности
Любая микросхема с рекомендацией от 6-ти слоев - это FPGA. Вот только этот класс м/с не предназначен для серии, это для разработки чипы. Любой серийный чип стараются сделать с распиновкой, позволяющей развести его на минимуме слоев. В наших боксах процы от 400+ до 900+ ног(это если на брать во внимание Интел Атом с его 1283 ногами). Так вот - все разводятся в 4-х слоях. Так что думать все-таки стоит и исхитряться часто тоже - это попросту выгодно

Uree, в целом соглашусь, что надо стремится снижать цену устройства, но все-таки с небольшой оговоркой. Помимо количества слоев разработчику важно точно оценить параметры проводник-зазор, переходное и габариты платы. Потому как уже не раз встречал варианты разводки, когда стремление уложиться в 4-6 слоев привело к использованию параметров проводник зазор 75-80 мкм, переходных диаметром 0.1 мм с площадкой меньше 0.4 мм. В итоге такие платы в серии будут реально дорогими. В то же время перевод, например, на 6-8 слоев с увеличением всех норм приводил в сумме к меньшим затратам.
Лично я так оцениваю (грубо):
- увеличение количества слоев на 2 - увеличении цены не менее чем на 15%
- проводник-зазор менее 0.13 мм -увеличение цены на 10%
- проводник-зазор менее 0.1 мм -увеличение цены на 20%
- переходное меньше 0.3 мм - увеличение цена на 10%
- переходное меньше 0.2 мм - увеличение цена на 20%
- переходное меньше 0.15 мм - увеличение цена на 25%