Группа: Свой
Сообщений: 131
Регистрация: 16-11-09
Из: Украина Юг
Пользователь №: 53 659
Сейчас в разработке довольно большой проект. (будет в CycloneIII 40-55) Разобрал его на блоки и модули для упрощения написания и отладки.
Сейчас занимаюсь имплементацией модулей. После объеденяю в блоки для дальнейших тестов и вписывания блоков в общий проект.
отладку отдельных модулей провожу в вейвформах. мне вроде хватает пока этого.
один из модулей имеет очень богатый интерфейс (>500 пинов ввода/вывода) и не хочет компилироваться т.к. у физического кристала нет стольких ног.
и вот вопрос: Как его уговорить квартус компилиться проект с любым интерфейсом? чтобы потом можно было свободно проводить отладку? ну или как-то иначе обойти это "неудобство".
и ещё.
какие есть инструменты для эффективной верификации? (пока без железяки.. только на машине) что почитать? куда посмотреть? я что-то только вейвдиаграммами пользоваться умею.
Группа: Свой
Сообщений: 131
Регистрация: 16-11-09
Из: Украина Юг
Пользователь №: 53 659
Поставил моделсим6,5б
пытаюсь с ним разобраться. первое что не могу понять - не хочет компилировать фалй который в Квартусе компилировались и уже нормально отлажены. не могу понять в чем дело. ошибки такого вида: ** Error: D:/Projects/MyDesigns/modelsimtest_02/calc_LLR_01.v(629): 'alfa_reg0' already declared in this scope (calc_LLR_01). ** Error: D:/Projects/MyDesigns/modelsimtest_02/calc_LLR_01.v(629): 'alfa_reg1' already declared in this scope (calc_LLR_01). ** Error: D:/Projects/MyDesigns/modelsimtest_02/calc_LLR_01.v(629): 'alfa_reg2' already declared in this scope (calc_LLR_01). ** Error: D:/Projects/MyDesigns/modelsimtest_02/calc_LLR_01.v(630): 'alfa_reg3' already declared in this scope (calc_LLR_01).
хоте естесственно что никаких повторных объявлений у меня нет.
пишу на верилоге. может в моделсиме что-то настроить надо ещё чтобы он нормально воспринимал код?
---------------
Моделсим воспринимает использование переменных до их объявления?
т.е. типа такая конструкция будет работать?
wire B = A ; reg A ;
я так понял что компилятору моделсима надо именно:
reg A ; wire B = A ;
квартус всё нормально воспринимает =\ это никак нельзя поправить?
и вообще если проет делается в квартусе то как правильно проводить симуляцию в моделсиме.
короче я опять запутался. подскажите я правильно иду?
Сообщение отредактировал bark - Oct 18 2010, 08:36