Пока лучше опишу чего не выходит. Посмотрел текст фильтра на VHDL и возникают вопросы. 1. Сигнал reset нужен только для начальной инициализации и в процессе работы он не нужен? 2. Не пойму комментарий. if(mdata1==0) ip_data1 <= 0; /* change from a 0 to a -1 for 2's comp */ else ip_data1 <= 1; Если mdata1==0, то всегда ip_data1 = 0, а где и когда получаем -1? 3.Долее, не пойму как могут работать интеграторы если ip_data1 всегда 0 или 1.
|