Цитата(expflash @ Oct 21 2010, 14:03)

Тогда как разработчик схемы может передать разработчику ПЛИС требование включить на том или ином выводе подтягивающий резистор?
Я так понимаю это отражается через задание I/O Standard. Т.е. в IOD выбираем для сигнала нужный I/O Standard и это передается в генерируемые Constraints Files.
В данный момент нет времени разбираться, но наверняка в средствах разработки ПЛИС есть признак типа пина указывающий используется ли внутреннее согласование (и какое) или нет.
Что касается проверки в DxD, по логике вещей получается, что вы хотите отлавливать какие цепи подключены к конкретному типу пина, т.е:
- задать новый тип пина
- создать новое правило в котором перечислить имена цепей которые можно подключать к данному типу пина
Но тут возникает другой вопрос, если из IOD генерируем иерархическую схему, то имена сигналов(IOD)=имена цепей(DxD), тогда чего тут отлавливать (при условии правильного назначения пинов в IOD) - ошибкам ручного соединения (по невнимательности) не откуда появится

.
В IOD есть возможность установить TERMINATION для Xilinx, которая благополучно попала в сгенерированный файл ucf
который можно прочитать в ISE и разработчик ПЛИС это сразу увидит.
Сообщение отредактировал fill - Oct 21 2010, 12:00
Причина редактирования: добавление