сигма-дельта модулятор + МК Опции

[skyv]

Всем доброго дня.
Есть несколько вопросов по работе с сигма-дельта модулятором.
Исходно имеем частоту модулятора Fsampl = 16МГц и частоту дискретизации
выходного сигнала Fd = 10кГц. Число разрядов – 16.
1. Во многих примерах видел обработку данных модулятора плиской или DSP. Как оценить необходимую производительность контроллера типа ARM7?
2. Каким интерфейсом контроллера принимать поток данных модулятора?
3. В даташите на модулятор есть пример фильтра-дециматора на VHDL.
Где найти аналогичный пример на С?

[skyv]

Так точно, SPI - мастер. У меня, на SAM9, максимум выходного клока до 50 МГц.
По поводу использования SPI план такой:
- Сигнал CS не дергать вообше. Один раз сформировать
выбор устройства и все.
- Настроить SPI на прием слов или байт и паузы между ними не делать.
- У SAM7,9 есть два указателя на приемные буферы. Вот теперь надо
разобраться можно ли их использовать для организации непрерывного
потока.

[sysel]

[рассказ]

Отпишите, пожалуйста, что у Вас выйдет

[skyv]

Отпишите, пожалуйста, что у Вас выйдет

Решил посмотреть в симуляторе какое число тактов затратит SAM9
на вычисление трех интеграторов sinc3 фильтра. Ядро ARM9 работает на 200 МГц,
т. е. 1 такт = 5нс.
Условия для себя принял следующие:
- Частота модулятора = 20 МГц. Частота формирования выходных отсчетов
примерно 10 кГц. Из этих условий я нахожу необходимый размер буфера = 1984 бит
или 62 32-х разрядных слова. Время заполнения буфера составит 1984 * 0.05 мкс = 99.2 мкс.
- В программе я обрабатываю весь буфер = 1984 бит за 10305 тактов, а это соответствует
времени 10305 * 5нс = 51.5мкс. Программный код на обработку 1-го бита такой:
Integr_3 += Integr_2; - 1 такт
Integr_2 += Integr_1; - 1 такт
Integr_1 += ( input >> .... ) & 0x00000001; - 4 такта
Когда использовал цикл по битам, то получил 18672 такта (99 мкс). Пришлось
его развернуть.
Итого из 99.2 мкс потратили 51.5 мкс. Запас в 50 мкс обнадеживает.

[sysel]

Мой результат, используя таблицу инкрементов

Фильтр CIC (4 интегратора -> децимация в 200 раз -> 4 дифференциатора) -> Фильтр FIR (компенсация CIC + НЧ для дальнейшей децимации) (36 коеф. 32 бита) с децимацией в 5 раз.
Итого децимация в 1000 раз.

Алгоритмы реализованы на С, компилятор из IAR, оптимизация по скорости.

Процессор LPC1754 (Cortex-M3) на частоте 100 МГц.

На вычисление одного выходного отсчета сигнала (CIC+FIR) требуется 53 мкс.

[skyv]

...
Процессор LPC1754 (Cortex-M3) на частоте 100 МГц.

На вычисление одного выходного отсчета сигнала (CIC+FIR) требуется 53 мкс.

Вот интересно как 100 МГц МК LPC1754 вычисляет быстрее, чем 200 МГц SAM9?

[sysel]

Вот интересно как 100 МГц МК LPC1754 вычисляет быстрее, чем 200 МГц SAM9?

Я использую таблицу инкрементов и оперирую в алгоритме байтами, а не битами. Что само по себе быстрее.
Как допишу алгоритм полностью, вышлю Вам реализацию.