HDL to true cycle sim, soft_cpu, но не waves Опции

[DevL]

существует ли возможность для HDL описания soft_cpu, примерно автоматически , получить simulator (или даже больше - из gate way level - true cycle ) но не качества waves - а именно уровня soft_cpu инструкции ,

я как вижу найболее часто - пишут полностью свои и новые cимуляторы, SystemC и тд не особо используя или я еще не все увидел ?

смотрел и leon и opensparc...

Сообщение отредактировал DevL - Oct 25 2010, 17:56

[DevL]

извиняюсь за некоторую грубость мысли и самого изложения

если перефразировать -
во многом - cимуляции сводятся к waves виду и требуют прохода через симулятор, modelsim etc
true-cycle симуляция это несколько другое - без modelsim прогоняется подопытная программа и выдает разную информацию, как то - количество затраченых циклов и тд
( как в случае SAS - Instruction accurate SPARC Architecture Simulator , из оpensparc )

но вопрос вот в чем - этот SAS, как бы не сильно завязан на оригинальную модель HDL/RTL, те написан отдельно,
но почему ?

стоит еще больше описать ?

PS пожалуй да, промахнулся под-форумом, как бы перенести ?