Выбор связки АЦП - ПЛИС - ЦАП самое быстрое, Чтобы время обработки сигнала было минимальное (наносекунды) Опции

[syoma]

Добрый день всем.
Возможно не в правильном форуме задаю вопрос, но интересует мнение Гуру, так как я занимаюсь в основном программированием FPGA, но совсем не в курсе последних веяний.
Просто хотел поинтересоваться - на современном уровне развития цифровой техники можно ли решить данную задачу в цифре или нужно делать в аналоге. Или это вообще бред?
Задача управления. Входной сигнал(не периодический) должен измеряться АЦП(хотя-бы 8-бит). Далее с помощью ПЛИС (FPGA или CPLD не знаю) данный сигнал должет сравниваться с изменяемой уставкой(которая будет приходить по оптике). Возможно пара операций сложения и может умножение. Результат всего этого будет выдаваться на ЦАП и далее на буфер для исполнения.
Если деньги не принимать в расчет, то возможно ли получение времени задержки всей этой цепочки на уровне 10нс? Или не реально. Какое минимальное время можно получить? Задача стоит разработать интеллектуальный драйвер для очень мощных IGBT.
Если реально - то на чем и в каком ките это может быть?
Спасибо за ответы.

[Shtirlits]

Из любопытства провел эксперимент - 8-ми со входа умножается на 8-ми битовый регистр и старшие 8 бит результата асинхронно выдаются наружу. Задержки констрейнил от ножки до ножки.
На счет альтеры не уверен - редко quartus беру в руки, но в цифры ожидаемые.

CODE

7.039 nS    EP3SL50F484C2
7.656 nS    xc6vlx75t-3ff784
7.799 nS    EP3C55U484C6
7.863 nS    xc5vlx30-3ff676
8.400 nS    EP4E230F29C2
9.628 nS    xc4vlx15-12ff676
11.574 nS    xc3sd1800a use dsp block = yes
11.616 nS    xc3s50an-5tqg144
12.207 nS    xc3sd1800a use dsp block = no
13.070 nS    xc6slx4-3cpg196

Для окончательного решения нужно знать функцию, поработать над её оптимизацией исходя из архитектуры тех или иных частей конкретных микросхем.
На первый взгляд аппаратные умножители вещь полезная, но от входных ножек до них довольно далеко - в разы больше, чем задержка на входах-выходах.
Если функцию возможно реализовать на LUT-ах совсем рядом с ножками, да еще ножки аккуратно разместить, то можно мечтать о 5nS.
О синхронной схеме на частоте ~400MHz тоже можно думать, но задержка возрастет.
А так придется использовать коды грея или аналогичные приемы, что может сделать невыгодным применение DSP-блоков.
Все же мне представляется синхронной только часть, которая принимает уставки.

[des00]

Для окончательного решения нужно знать функцию,

угу, а функция это какая нить фильтрация + пороговые схемы + петлевые фильтры %)

[Shtirlits]

угу, а функция это какая нить фильтрация + пороговые схемы + петлевые фильтры %)

Интересна только та её часть, которая определяет зависимость текущего выхода от текущего значения входа, чуть менее от прошлого, еще менее от позапрошлого...