Выбор связки АЦП - ПЛИС - ЦАП самое быстрое, Чтобы время обработки сигнала было минимальное (наносекунды) Опции

[syoma]

Добрый день всем.
Возможно не в правильном форуме задаю вопрос, но интересует мнение Гуру, так как я занимаюсь в основном программированием FPGA, но совсем не в курсе последних веяний.
Просто хотел поинтересоваться - на современном уровне развития цифровой техники можно ли решить данную задачу в цифре или нужно делать в аналоге. Или это вообще бред?
Задача управления. Входной сигнал(не периодический) должен измеряться АЦП(хотя-бы 8-бит). Далее с помощью ПЛИС (FPGA или CPLD не знаю) данный сигнал должет сравниваться с изменяемой уставкой(которая будет приходить по оптике). Возможно пара операций сложения и может умножение. Результат всего этого будет выдаваться на ЦАП и далее на буфер для исполнения.
Если деньги не принимать в расчет, то возможно ли получение времени задержки всей этой цепочки на уровне 10нс? Или не реально. Какое минимальное время можно получить? Задача стоит разработать интеллектуальный драйвер для очень мощных IGBT.
Если реально - то на чем и в каком ките это может быть?
Спасибо за ответы.

[Vjacheslav]

Делают. Особенно раньше так делали, когда частота 100 MHz была пределом мечтаний.
См. документ из поста №7, а в нем стр. 6

Вы себе противоречите - или за дурачков держите других.
Именно про то что нарисовано на стр.6 (рис.5) я и говорил. Там на этом рисунке отчетливо видно:
результат измерения N появляется на выходе через 2 такта!! Я с ними (параллельными АЦП) "наигрался"
в начале 80-х и пишу про то что знаю и в чем уверен! Могу даже объяснить почему чем выше частота
тактирования параллельного АЦП тем неизбежнее наличие конвейейерных регистров.

[ViKo]

Вы себе противоречите - или за дурачков держите других.
Именно про то что нарисовано на стр.6 (рис.5) я и говорил. Там на этом рисунке отчетливо видно:
результат измерения N появляется на выходе через 2 такта!! Я с ними (параллельными АЦП) "наигрался"
в начале 80-х и пишу про то что знаю и в чем уверен! Могу даже объяснить почему чем выше частота
тактирования параллельного АЦП тем неизбежнее наличие конвейейерных регистров.

Почему-то я на этом рисунке 5 вижу, что данные, соответствующие выборке N, появляются на выходе уже в следующем такте (upd. - а это и есть "за один такт"). Где и кому я противоречил? Я тоже применял когда-то, разные...
А про частоту и такты - это ж понятно! Пример - процессор Pentium 4. Если хотите высказать свое мнение - прошу!
P.S. Нашел АЦП, который когда-то пробовал применять, AD9002. Скачайте файл с описанием и увидите там точно такую же картинку, как наш рис 5.
P.P.S. Вас не смущает, что можно сделать устройство, перемножающее многобитовые числа за один такт?

А вот еще "круче" картинка. Правда, таких уже нет. И не надо!

Эскизы прикрепленных изображений