Несколько вопросов по созданию символов компонентов, В Allegro PCB Editor Опции

[Hoodwin]

1. Как задается при создании символа компонента точка привязки установщика, которая потом пишется в файле Pick & place?
2. Как задается высота компонента для проверок DRC? Например, у Layout при создании place outline нужно было указать Height, после чего это значение участвовала при проверке размещения компонентов на плате.
3. Можно ли как-нибудь изменить заливку шейпов типа place_bound_*, чтобы ее не было, а был только контур, как у place outline в layout? Вроде бы должно быть можно, ведь например у шейпа board outline заливки нет. Тогда вопрос, как?
4. Как настраивать приоритет отрисовки слоев, который экспортируется в разделе color layer?

[Hoodwin]

1. OK
2. OK. Я это баловство все теперь в Компасе делаю, там оно еще реалистичнее.
3. Обидно. Никак не могу придумать такой цвет. чтобы эти штуки глаза не мозолили. А отключишь, так сразу становится жаль, что не видно, каковы шансы что-нибудь удачно подвигать...
4. Тут сам нашел. Меню Display -> Layer Priority. (это кстати к вопросу о терминологии слои vs классы/подклассы Там можно руками прописать порядок отрисовки всех 100 классов, если, конечно, не лень

Вдогонку к 3 еще пара связанных вопросов про place_bound:
5. Как в аллегро решается проблема со свесами разъемов с края платы? Например, многие разъемы, которые монтируются на плату под прямым углом и выходят с нее на стенку прибора, обычно на несколько миллиметров вылезают за габарит платы. В Layout DRC ругался, если place outline целиком покрывал контур разъема и вылезал за board outline. Чтобы не ругался, приходилось либо вовсе удалять этот place outline, но он его каждый раз обратно врисовывл при очередном AutoECO. Либо можно было в библиотеке этот place outline сознательно урезать, чтобы он в потенциально свешивающуюся часть не залезал. Но это некрасивое решение. Какое красивое, я не очень представляю, вероятнее всего просто не считать такое ошибкой, либо, наоборот, ввести явное указание на возможный выступ части детали за контур платы.

6. Вот есть такие компоненты - клеммники. У них есть такая особенность: их можно стыковать между собой боковыми сторонами, так что они образуют как бы клеммник с бОльшим числом контактов, но с постоянным шагом выводов. То есть, их place_bound должен на этих сторонах вообще не иметь защитного выпуска, который обычно есть у всех деталей для проверки условий слипания при монтаже. Можно ли как-то объяснить аллегро, что у таких компонентов есть как бы условный place_bound, который для размещения рядом подобных компонентов один, а для посторонних - другой?