Stratix4 . Как задержать сигнал на определенное время ? Опции

[Костян]

Итак Stratix4. Есть входной сигнал с частой ~50Мгц. Требуется изменять его фазу прихода до триггера. PLL закончились. Думаю использовать задержку в порте вода/вывода. Но она не большая (кстати , по документации данная задержка может быть 0..7 , в чем пс или нс ? ).
Как еще можно задержать сигнал ?

[ViKo]

Обманул чуток, не CARRY использовал, а CASCADE. Первых требовалось слишком много (малую задержку дают), а вторых хватало.

Код

Dly0 = Clk & TimPls;
for i in 1 to MeasWid-1 generate
Dly[i] = cascade(Dly[i-1]) & Busy;
end generate;

Hold[].clk = global(TrigLck);
Hold[].ena = TrigEna;
Hold[].d = Dly[];

И неравномерность (нелинейность) кода была, когда из одного LAB в другой переходили сигналы.