Stratix4 . Как задержать сигнал на определенное время ? Опции

[Костян]

Итак Stratix4. Есть входной сигнал с частой ~50Мгц. Требуется изменять его фазу прихода до триггера. PLL закончились. Думаю использовать задержку в порте вода/вывода. Но она не большая (кстати , по документации данная задержка может быть 0..7 , в чем пс или нс ? ).
Как еще можно задержать сигнал ?

[ViKo]

по документации данная задержка может быть 0..7 , в чем пс или нс ? ).
Как еще можно задержать сигнал ?

В документации должно быть оговорено точно. Такие цифры, вроде, не подходят ни к ps, ни к ns.
Задержать сигнал можно, если выстроить целую линейку LCELL (или других элементов). Я использовал цепочку из 32 сигналов CARRY (создал некую "извращенную" схему). Частота 50 MHz, если не ошибаюсь, задерживалась на целый такт на ~20 CARRY для ACEX.

[iosifk]

Я использовал цепочку из 32 сигналов CARRY (создал некую "извращенную" схему).

Хуже не придумать...
А из PLL вывести сигнал основной и со сдвинутой на 90 град. фазой можно?

[Костян]

Хуже не придумать...
А из PLL вывести сигнал основной и со сдвинутой на 90 град. фазой можно?

а если PLL закончились ? я об этом речь веду.

[bogaev_roman]

а если PLL закончились ? я об этом речь веду.

Может кратная какая есть? 200МГц? Задержку на элементах делать - нестабильно работать все будет, там же даже задержка сигнала при разных условиях разная будет, джиттер сто пудов полезет...