в наличие имеется: плата с Cyclone III, двумя чипами DDR SAMSUNG EP3C16F484C7N, два кварца, на 27 и 66 МГц, для SDI и DDR соответственно. задача стоит - сделать так чтобы Альтера закидывала 10-разрядное видео в DDR и, накопив несколько кадров, начинала выдавать обратно в ПЛИС, а там уже преобразуется обратно в последовательный поток...
сам я не являюсь опытным разработчиком, но мне помогли, дали код, где человек делал контроллер DDR в связке с общением устройства по PCI (использовалась эта же плата с разводкой).
Буду крайне признателен, если кто-то знающий и добрый поможет определиться хотя бы с первыми вопросами издалека, для начала.
- где можно в подробностях узнать алгоритм обращения к ддр-памяти со стороны контроллера? допустим, у меня есть блок инициализации моей ДДР. как мне организовать конвейер загрузки-выгрузки слов, чтобы от меня только требовалось следить за указателем памяти например?
- на что влияет величина BURST LENGTH? уважаемый разработчик, с чьим кодом я разбираюсь, пользовался B.Length=1, встречал в проектах и 2. какой смысл, если можно по 4 и даже 8? объясните, пожалуйста. ведь, как я понял, у каждого BURST приамбула и постамбула занимают полезное время
- есть ли какие-то открытые контролееры, которые можно было бы почитать или дерзко поюзать? к сожалению, с налёта читаю только AHDL
Заранее благодарю.
делаю контроллер DDR, новичок, прошу помочь советом
Nov 8 2010, 09:59
