Цитата(judge47 @ Nov 9 2010, 10:36)

Здравствуйте. Вы бы не могли представить графически схему эластичного буфера, как она выглядит
Увы,со схематикой в FPGA не работаю.
Вы имеете представление о работе FIFO?Если да,тогда в кратце поясню принцип. У FIFO есть указатель адреса записи (УАЗп) и указатель адреса чтения (УАЧт) , в установившемся режиме УАЧт всегда "гонится" за УАЗп,никогда его не догоняя.Теперь предположим что скорость входного потока немного увеличилась,тогда УАЧт начнет отставать от УАЗп,дистанция между ними станет увеличиваться.Управляющий автомат оценивает эту дистанцию и по превышению заданного
максимального значения чуть-чуть увеличивает частоту клока чтения(иногда достаточно изменения на несколько ppm). Дистанция начнет уменьшаться до заданного
минимального значения и частота клока чтения теперь уже уменьшится и т.д. Среднее значение дистанции рекомендуется принимать равным половине размера FIFO.