DDR2-память, несколько чипов - Форум разработчиков электроники ELECTRONIX.ru

реклама на сайте
подробности

Wiki

Photo

Forum

Reviews

Help (!)

Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)

DDR2-память, несколько чипов

Опции

spectr Просмотр профиля	Nov 8 2010, 09:28 Сообщение #1
Местный Группа: Свой Сообщений: 285 Регистрация: 10-12-04 Из: Earth Пользователь №: 1 437	Имеется C3 devboard, на котором стоят 5 DDR2-чипов. Хочу использовать их все как одно пространство памяти. Благо в альтеровском DDR2 HPC присутствует заранее запрограммированная настройка для использования этих 5-ти чипов (Micron MT47H32M16CC-3 x4 + MT47H32M8BP-3 x1). Вопрос заключается в следующем: непонятно как подключать контроллер к верху и низу кристалла (циклона). Например, сейчас у меня висят ошибки: Код Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:cas_n_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct\|altddio_out:full_rate.addr_pin\|ddio_out_1jd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:ras_n_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:we_n_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct\|altddio_out:full_rate.addr_pin\|ddio_out_1jd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct\|altddio_out:full_rate.addr_pin\|ddio_out_egd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct\|altddio_out:full_rate.addr_pin\|ddio_out_1jd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Error: Output port "DATAOUT" of DDIO_OUT WYSIWYG "sopc_top:inst\|ddr2:the_ddr2\|ddr2_controller_phy:ddr2_controller_phy_inst\|ddr2_phy:ddr2_phy_inst\|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst\|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc\|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct\|altddio_out:full_rate.addr_pin\|ddio_out_1jd:auto_generated\|ddio_outa[0]" has invalid signal-splitter fan-outs. Насколько я их понимаю, квартус ругается на то, что я пытаюсь подсоединить перечисленные выходы контроллера к двум дифференциальным ногам (по сути, к 4 пинам) для каждого из этих выходов. Я прав? Как можно выйти из положения? [UPD] Вот здесь ( http://alterauserforum.net/forum/showthread.php?t=2470 ) обсуждается подобная проблема, но как я понял, итогом является использование для каждого чипа своего контроллера. Это так? Сообщение отредактировал spectr - Nov 8 2010, 09:30

Ответов

spectr Просмотр профиля	Nov 9 2010, 13:10 Сообщение #2
Местный Группа: Свой Сообщений: 285 Регистрация: 10-12-04 Из: Earth Пользователь №: 1 437	А что если применить для объединения двух сегментов памяти (сидящих на разных сторонах плиса) компонент SGDMA? Он же вроде как "... transfers and merges non-contiguous memory to a continuous address space, and vice versa". Такой хинт возможен?

Сообщений в этой теме

spectr DDR2-память, несколько чипов Nov 8 2010, 09:28

vadimuzzz конкретно по этой плате у многих имеются вопросы к... Nov 8 2010, 12:12

spectr Цитатанапример: http://www.nioswiki.com/ExampleDes... Nov 8 2010, 12:26

vadimuzzz Цитата(spectr @ Nov 8 2010, 18:26) Еще во... Nov 8 2010, 14:38

spectr А что если применить для объединения двух сегменто... Nov 9 2010, 13:10

vadimuzzz немного не из той оперы. SGDMA нужен для переноса ... Nov 9 2010, 14:27

« Предыдущая тема · Системы на ПЛИС - System on a Programmable Chip (SoPC) · Следующая тема »

1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)

Пользователей: 0

Режим отображения: Переключить на: Стандартный · Переключить на: Линейный · Древовидный

Подписка на тему · Сообщить другу · Версия для печати · Подписка на этот форум

Текстовая версия

Сейчас: 22nd July 2025 - 00:01