8b/10b code. Восстановление тактовой синхронизации Опции

[Костян]

Возможно ли в FPGA c применением доп. внеш элементов восстановить битовую синхронизацию в 8b/10b decoder -е ? Подобный модуль реализован на схеме CDR в RocketIO , но мне совершенно не понятны принципы его работы.
Выделение в CDR синхронизации идет только по comma symbol , либо также по данным ?

[Shtirlits]

OFF:
Разница частот специфицирована в протоколах типа PCIe, 10Gb Ethernet, USB3.0 - специально смотрел, а распространенное решение этой проблемы - эластичный буфер - выдумка реализаторов.
Наихудший случай, когда разница в частотах максимальная, а пакет наибольшей длины.
Это несколько символов, в разных протоколах по разному.
Тоже самое может быть в другую сторону, когда быстрый кварц оказался в противоположном устройстве.
И все было б не так плохо, если бы эластичный буфер заполнялся перед приемом пакета именно на это время.
USB superspeed 8 символов, PCI-e 4 символа, Infiniband 3 символа.
В трансиверах FPGA он заполняется на половину своего размера, да и в других устройствах тоже, retiming repeaters этим тоже грешат.
Соответственно, данные почти всегда будут отставать на эти несколько символов на каждом хопе.
В FPGA этот же буфер используется для выравнивания каналов и кое-что можно простить, но не 16 символов.
Вообще, лишний символ "/" в "http://" может оказаться ерундой по сравнению с потерями на PCI-e компьютерах при коротких запросах.