8b/10b code. Восстановление тактовой синхронизации Опции

[Костян]

Возможно ли в FPGA c применением доп. внеш элементов восстановить битовую синхронизацию в 8b/10b decoder -е ? Подобный модуль реализован на схеме CDR в RocketIO , но мне совершенно не понятны принципы его работы.
Выделение в CDR синхронизации идет только по comma symbol , либо также по данным ?

[Shtirlits]

Непонятно, это круглая лошадь при низком давлении или реальная плата с экономически обоснованными решениями?

Чтобы просто поиграть на какой получится частоте, можно сделать цифровую модель PLL, которая содержит, ясное дело, регулируемый генератор и компаратор детектор фазы, который определяет, какой сигнал поменялся раньше, входной или принимаемя и дает команду чуточку сменить частоту. Реагировать компаратор детектор фазы должен только внутри битового периода. Обычная спартановская PLL частоту захватит, так как тренировка идет на символах с кодировкой 101010101..., но скорее всего будет терять синхронизацию. Я не знаю, как именно устроеных PLL в FPGA и как они относятся к пропускам импульсов.

http://en.wikipedia.org/wiki/Multi-gigabit_transceiver