Тайминговые констрейны - как правильно их назначать Опции

[AlphaMil]

Уважаемые Гуру, подскажите где посмотреть/почитать про определение и назначение тайминговых констрейнов. САПР Xilinx ISE 12.2, хотя это к делу отношения наверное не имеет.
Для конкретности - как правильно ограничивать MAXDELAY и MAXSKEW для шин.

[Shtirlits]

Попробую.
Допустим, что частоты примерно известны. Синхронизация может быть построена тупо, как у PLL.
В одном домене делается инвертируемый каждые несколько тактов регистр. Его значение передается через какой угодно длинный синхронизатор во второй домен и попадает в "цифровой детектор фазы", где сравнивается с выходом генератора. Поученный результат подгоняет или тормозит генератор, сообщает о критической ошибке и необходимости забраковать ранее принятые данные.
Все, во втором клоковом домене есть счетчик описывающий текущую фазу первого клока.
Можно делать выводы о допустимости чтения на том или ином фронте с учетом задержки на синхронизацию.
Наверное возможны нюансы и отличия при частотах ~1:1 и ~1:10
Честно говоря, я не могу придумать как верифицировать такое изделие, а написать-то можно всё.