реклама на сайте
подробности

 
 
> Запись/Чтение в/из DDR2
spectr
сообщение Nov 11 2010, 16:34
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 285
Регистрация: 10-12-04
Из: Earth
Пользователь №: 1 437



Никак не получается записать и прочитать DDR2-память.
CIII, использую 2 чипа по 64МБ, объединенные в одну шину (чипы сидят сверху кристалла, TOP_EDGE).

Код для записи вот такой:
Код
#define START    ALTMEMDDR_0_BASE
#define END        ALTMEMDDR_0_BASE + (ALTMEMDDR_0_SPAN>>2)

int main ()
{
    unsigned long data=0xAA55AA55;
    unsigned long i;
    int leds=0x1, dir=0;

    printf("Writing...\n");

    for (i=START; i<END; i++)
    {
        printf(".");
        IOWR_32DIRECT(START, i*4, data);   //<<<<< не работает так
        //*(alt_u32 *)i = data;                      //<<<<< так тоже не работает
        data ++;
    }

    printf("done");

    while(1);

}


В пошаговом режиме (в IDE) выполняется только 8 записей, после чего получаю вот такое фи:
assertion "m_state == STATE_DEBUG" failed: file "nios2debug.cpp", line 288
/cygdrive/c/altera/10.0/nios2eds/bin/nios2-download: line 601: 4524 Aborted (core dumped) nios2-gdb-server --cable 'USB-Blaster on localhost [USB-0]' --device 1 --instance 0 --sidp 0xc009610 --id 0x545a5839 --timestamp 1289484465 --tcpport auto --write-pid ./nios2-download.pid --thread-vars 'list:current=*OSTCBCur,first=*OSTCBList,next=$T->OSTCBNext_OFFSET,id=($T->OSTCBPrio_OFFSET:8)+1,sp=$T->OSTCBStkPtr_OFFSET,pc=OSCtxSw+OSCtxSw_SWITCH_PC'

В режиме Run просто ничего не происходит - не печатается даже первая точка.

В пояснение привожу необходимые скриншоты.

Где может сидеть косяк? Может память не подведена по таймингам?
Эскизы прикрепленных изображений
Прикрепленное изображение
Прикрепленное изображение
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
tAmega
сообщение Nov 12 2010, 09:36
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 474
Регистрация: 20-01-09
Из: НН
Пользователь №: 43 639



На второй картинке внизу интересная надпись "CIII speed grade 7 не поддерживает DDR2 выше 150MHz"


--------------------
пользователь отключен
Go to the top of the page
 
+Quote Post
spectr
сообщение Nov 12 2010, 10:57
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 285
Регистрация: 10-12-04
Из: Earth
Пользователь №: 1 437



Цитата(tAmega @ Nov 12 2010, 12:36) *
На второй картинке внизу интересная надпись "CIII speed grade 7 не поддерживает DDR2 выше 150MHz"


На левом и правом банках. На верхнем и нижнем поддерживает.

UPD:
Выдержка из документа "External Memory Interface Handbook Volume 6: Design Tutorials"

Глава "Using DDR and DDR2 SDRAM Devices in Cyclone III and Cyclone IV Devices"

Цитата: "This design example targets a memory interface frequency of 167 MHz because the
targeted development kit uses an EP3C120F780 device. This device is available in –7
and –8 speed grades only. You can achieve a higher clock rate, up to 200 MHz, for
DDR2 SDRAM if you select a –6 speed grade device from the Cyclone III family."

Сообщение отредактировал spectr - Nov 12 2010, 11:27
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 19th July 2025 - 02:44
Рейтинг@Mail.ru


Страница сгенерированна за 0.0145 секунд с 7
ELECTRONIX ©2004-2016