Цитата(EugeneS @ Nov 11 2010, 16:52)

IMHO: для потоковой обработки может быть хорошо, для обычной логики
больше мороки, чем пользы.
Да для пользователя какая разница? Все переходы между синхронной и асинхронной схемой от него скрыты и работа идет в обычном стиле (Verilog, RTL), зато схема получается максимально быстрой.