максимальное поддерживаемое разрешение 1600*1200(UXGA), один кадр при 24 битной записи это 46 Мбит, а при 32 битной записи 62 Мбита... удобнее я так думаю работать с 32 битной записью.
информации на сколько можно раскочегарить Cyclone 3 я не нашел, есть только косвенная информация о плате Cyclone III FPGA Development Kit, на которой стоит DDR2 SDRAM и заявлено что она поддерживает разрешение UXGA и HDTV 1080p, и работает через память...
на данном этапе сменить плис не проблема, главное понять, как все таки сделать лучше. плату расчитываю на 6 слоев, правда не знаю реально ли это впринципе для памяти DDR2... примеры разводки плат Altera пугают
насчет преобразования частоты пока не решено, возможно она будет установлена константой 60Гц и прописана в EDID, а возможно входная 75 Гц допустим будет преобразовываться к 60 Гц, в настоящий момент думаю как проще, но с учетом на будущее
|