Сигналы внутри ПЛИС, передача между компонентами Опции

[ADA007]

Доброго времени суток, господа форумчане. Может подобная тема уже обсуждалась, но я честно ее не смог найти.
Вопрос заключается в правильной и гарантированной передаче сигнала между компонентами. Как мне известно, это можно делать способами, которые я привел на рисунке. data_reg_1 - этот сигнал записывается по переднему фронту и так оно работает только для функционального моделирования, в временном это будет выглядеть как data_reg_0. Второй способ - по заднему фронту или по частоте смещенной на 180....мы защелкиваем сигнал по середине data_ready. Ну и data_reg_3 защелкивается гарантированно, т.к. латч для него длится аж 3 такта...
Помогите разобраться какие подводные камни? Есть ли существенные отличия? Интересует реализация в железе...

Эскизы прикрепленных изображений

 

[DmitryR]

Правильная и гарантированная передача сигналов внутри ПЛИС достигается синхронизацией всех триггеров по переднему фронту тактового сигнала.