Сигналы внутри ПЛИС, передача между компонентами Опции

[ADA007]

Доброго времени суток, господа форумчане. Может подобная тема уже обсуждалась, но я честно ее не смог найти.
Вопрос заключается в правильной и гарантированной передаче сигнала между компонентами. Как мне известно, это можно делать способами, которые я привел на рисунке. data_reg_1 - этот сигнал записывается по переднему фронту и так оно работает только для функционального моделирования, в временном это будет выглядеть как data_reg_0. Второй способ - по заднему фронту или по частоте смещенной на 180....мы защелкиваем сигнал по середине data_ready. Ну и data_reg_3 защелкивается гарантированно, т.к. латч для него длится аж 3 такта...
Помогите разобраться какие подводные камни? Есть ли существенные отличия? Интересует реализация в железе...

Эскизы прикрепленных изображений

 

[EvgenyNik]

ADA007, перехват сигнала инверсным клоком, конечно, иногда облегчает жизнь. Но чаще всего, по крайней мере, в моей практике, в итоге создаёт проблемы в комбинаторной логике при использовании вкупе с остальными сигналами, защёлкиваемыми по прямому клоку. В дизайне, ведь, одни сигналы порождают другие, одно событие проистекает из других и постепенно перестаёшь отслеживать какие-то тонкости, бывшие удобными в локальном месте. А потом долго и упорно воюешь с тем, чего вроде бы не должно было быть.
В последнее время использую такое только при острой необходимости и только применительно к внешним по отношению к ПЛИС сигналам.

[ADA007]

В последнее время использую такое только при острой необходимости и только применительно к внешним по отношению к ПЛИС сигналам.

Интересно было бы узнать какой именно метод вы, и другие участники поста применяют и для первичного описания передачи данных между компонентами, и для вторичного описания, то есть после обнаружения критических задержек и др. проблем.....и при приеме внешних данных...