Частичное реконфигурирование FPGA, Реальность или фантастика? Опции

[MIX@]

Доброго времени суток!

С недавних пор заинтересовался сабжевой возможностью, поискал по интернетам и нашёл следующие поддерживающие данную возможность серии FPGA:
Atmel - at40k, at94 (AVR+at40k)
Xilinx - Virtex 4,5,6, Серия XC62XX
Altera - Stratix 5

Собственно, три вопроса/просьбы:
1) Если кто-то владеет информацией - подкорректируйте, пожалуйста, список.
2) Непонятна ситуация с серией XC62XX - выпускается ли она на данный момент? На Xilinx.com в списке продуктов её нет.
3) Кто-нибудь занимался сабжем? На каких чипах? Какие мнения?

Спасибо.

[Shtirlits]

Мне кажется, что у atmel ничего не поменялось, риск налететь на глюки высокий.
Если бы я был бодр и азартен, то решительно начал выбирать себе soft-processor на altera или xilinx, и может быть не только из nios и microblaze.

Динамическое реконфигурирование придумывалось, как я понял, не для повышения производительности, а для удобства обновления прошивок. Например, если часть схемы реализует интерфейс, через который происходит обновление.
Если предположить, что ваш академический проект по подметанию плаца ломом придуман не чтобы вы замучались, а чтобы плац был чистым, то всё должно где-то упереться в производительность или другую экономическую целесообразность.
Например, сейчас мы смотрим mpeg - нужен аппаратный декодер, потом играем в 3d игрушку - нужно что-то там с координатами делать.
Если все так, то потерпеть секунду на реконфигурирование можно, тем более, что остальное приложение тоже должно загрузиться с диска. Начиная с какой-то частоты реконфигурирования выгоды не будет. Попытки повысить производительность сохранив площадь упираются в медленный канал передачи конфигурационной информации.
А пока грузится прошивка ничего не работает! А если бы работало, то может справилось с задачей и на некоторой универсальной прошивке?
Сама же схема обычно имеет доступ к множеству способов скоротной передачи данных.
Возникает соблазн сделать пере-программируемую логику на программируемой логике.
Такие попытки я видел, но их производительность была удручающе низкой, не только из-за накладных расходов, а скорее по причине излишнего упрощения модели.
Если с самого начала не закрывать глаза на детали, а подробно изучить архитектуру включая ресурсы разводки, то есть надежда сделать что-то толковое или бросить эту затею вовремя.