Цитата(xelax @ Nov 30 2010, 13:23)

Что-то не понятно. Во первых почему у вас SS как вход сконфигурирован. Надо его сделать выходом и в добавок ко всему управлять им во время совершения транзакций на SPI шине. А во вторых SPI интерфейс, передавая байт через MOSI, одновременно по тем же тактам принимает байт из MISO. А у вас приём и передача разнесена по времени.
Как управлять SS во время транзакций? До посылки каждого байта ставить в 0, а после пересылки в 0?
как переходить в режим чтения после каждого переданного бита - захватывать состояние MISO в SPDR, включая при этом на время SS?
Для прочтения состояния регистра статуса в флеш памяти - даташит пишет что после полной отправки OPCODa D7 в течение последующих 8 тактов 8 бит регистра статуса будет полностью перенесено на MISO и только теперь якобы его можно прочитать. Поэтому я делаю последовательно.