Цитата
К стати схемные решения (вариации) логики могут быть разные регистры+дешифратор, мультиплексоры+регистры+дешифратор...
а идея со схемой такая: два HC138 декодера формируют последовательно сигналы LATCH для регистров HC373, и авр последовательно записывает нужные состояния в 100/8=12 +1=13шт HC373-х. затем формирует общий сигнал OutputEnable.
насколько я понимаю это самое простое решение?