Частичное реконфигурирование FPGA, Реальность или фантастика? Опции

[MIX@]

Доброго времени суток!

С недавних пор заинтересовался сабжевой возможностью, поискал по интернетам и нашёл следующие поддерживающие данную возможность серии FPGA:
Atmel - at40k, at94 (AVR+at40k)
Xilinx - Virtex 4,5,6, Серия XC62XX
Altera - Stratix 5

Собственно, три вопроса/просьбы:
1) Если кто-то владеет информацией - подкорректируйте, пожалуйста, список.
2) Непонятна ситуация с серией XC62XX - выпускается ли она на данный момент? На Xilinx.com в списке продуктов её нет.
3) Кто-нибудь занимался сабжем? На каких чипах? Какие мнения?

Спасибо.

[Krys]

Sujan, расскажите, пожалуйста, более подробно, как что делалось

[Sujan]

Sujan, расскажите, пожалуйста, более подробно, как что делалось

На самом деле если использовать Plan Ahead - там всё достаточно тривиально, делал пошагово по этому документу:
Xilinx Partial Reconfiguration

[анатолий]

В ПЛИС есть возможность изменять содержимое памяти, прямо редактируя битстрим.
Редактировать можно своим скриптом.
Если эту память организовать как мультиплексор, то вот и перестройка структуры.
Для исследований годится, а для практики - бред.
Может, 7-е или 8-е поколения ПЛИС будут реализованы как группы островков независимых ПЛИС,
(к этому все идет)
тогда каждый осторовок можно будет прошивать независимо.
А пока - реальное динамическое частичное перепрограммирование - бесполезно.