Разрешение выхода клока Опции

[alexPec]

Добрый день Всем!
Есть такая схема (рис.) Клок на вход компонента идет 100МГц, на вход разрешения - 5,1254 МГц, т.е. клоки не кратные, а посему все равно возникает ситуация, когда между фронтами SLACK отрицательный, что не есть гуд. Клок 5, 1254М менять нельзя, нужен именно такой, а клок 100М - можно. Нужно примерно в 20-30 раз больше, чем 5,1254. На мои попытки поставить клок, кратный 5,1254М в этом диапазоне altpll говорит "Can not implement...".

Задача - получать на выходе пачки по 16 импульсов с периодом 5,1254М - для АЦП. Подобрал длительность разрешающего импульса такую, что на выходе в симуляторе квартуса 16 импульсов, т.е. вроде цель достигнута, но ведь глюканет наверно где-то? В железе не проверял.

Че делать - то, бороть или забить - будет работать??? Подскажите плз!

Спасибо

Эскизы прикрепленных изображений

 

[DmitryR]

А что вам мешает 5,1254M умножить с помощью PLL на 20-30 и работать от него?

[alexPec]

Всем спасибо за ответы!

А что вам мешает 5,1254M умножить с помощью PLL на 20-30 и работать от него?

PLL-ов свободных больше нет, а на этом же плл - не может получить кратный клок.

как вариант: можно частотой 100М ловить нужный уровень 5,..., взводить триггер, а уже этим триггером разрешать пропускание на выход 100М.

Так вот получается что когда мы ловим частотой 100М уровень некратного клока обязательно рано или поздно slak отрицательный будет. (если я правильно понял - на d-вход тригера подаем 5,1254М, на С-вход - 100М)

Расскажите подробнее, какой период нельзя трогать? Я не понял про пачки по 16 импульсов. Указанный период между импульсами в пачке или между пачками? Когда нужно посылать очередную пачку?

Пачки по 16 импульсов. Частота импульсов в пачке может варьироваться 75-120МГц (примерно). Сами пачки идут с частотой 5,1254М (период 195,107... нс). Эта цифра фиксирована, ее трогать нельзя. Т.е. от начала первой пачки из 16 импульсов по 8..12 нс до начала второй пачки по 16 импульсов время проходит 195,107... нс.