Разрешение выхода клока Опции

[alexPec]

Добрый день Всем!
Есть такая схема (рис.) Клок на вход компонента идет 100МГц, на вход разрешения - 5,1254 МГц, т.е. клоки не кратные, а посему все равно возникает ситуация, когда между фронтами SLACK отрицательный, что не есть гуд. Клок 5, 1254М менять нельзя, нужен именно такой, а клок 100М - можно. Нужно примерно в 20-30 раз больше, чем 5,1254. На мои попытки поставить клок, кратный 5,1254М в этом диапазоне altpll говорит "Can not implement...".

Задача - получать на выходе пачки по 16 импульсов с периодом 5,1254М - для АЦП. Подобрал длительность разрешающего импульса такую, что на выходе в симуляторе квартуса 16 импульсов, т.е. вроде цель достигнута, но ведь глюканет наверно где-то? В железе не проверял.

Че делать - то, бороть или забить - будет работать??? Подскажите плз!

Спасибо

Эскизы прикрепленных изображений

 

[EvgenyNik]

Нужна схема ждущего мультивибратора со стробированием запускающего сигнала и всё.
Как я понял, важно - стартовать АЦП всегда синхронно (это делается от тактовой 5.1254МГц), а последующие 16 импульсов (от 100МГц) это просто сбор данных и их положение относительно стартового импульса не столь важно, главное не раньше и закончить до прихода следующего, так?
Попробуйте так:


P.S. в этой схемке подразумевается, что к моменту, когда пройдут 16 импульсов значение сигнала таковой 5.1254МГц будет равно 0, т.е. во второй половине периода меандра.

[alexPec]

Всем, добрые люди, спасибо за советы!!!

Вы пытаетесь из частоты 100 сделать похожую на нужную частоту с помощью PLL ведь? Так вот на эту самую PLL заведите 5,1254 вместо 100.

Тоже нельзя, там уже подобран опорник, из которого как раз можно еще кучу дробных клоков получить, которые нужны. Из такой опорной их не получишь...

Нужна схема ждущего мультивибратора со стробированием запускающего сигнала и всё.
Как я понял, важно - стартовать АЦП всегда синхронно (это делается от тактовой 5.1254МГц), а последующие 16 импульсов (от 100МГц) это просто сбор данных и их положение относительно стартового импульса не столь важно, главное не раньше и закончить до прихода следующего, так?
Попробуйте так:


P.S. в этой схемке подразумевается, что к моменту, когда пройдут 16 импульсов значение сигнала таковой 5.1254МГц будет равно 0, т.е. во второй половине периода меандра.

Но ведь тут тоже у тригера слэк будет. Конечно, количество импульсов считается, НО:
основное, из-за чего слэков боюсь это то, что при так скажем нехорошом слэке, может возникнуть ситуация, когда на выходе триггера появиться какой-нибудь импульс-шум длительностью в десятки- сотни пикосекунд. И на этот шум по разному отреагируют разные части схемы, например: на выход через клок-энейбл пройдет короткий импульс, а счетчик его не сосчитает, или вообще сбойнет.

Уважаемы гуру, поясните, может ли такое быть или это моя больная фантазия и опасения излишни???