Цитата(FLTI @ Feb 9 2006, 09:54)

В качестве мастера и слейва - ядра SPI внутри двух соответствующих ПЛИС.
Буфера для этого в обоих ПЛИС будут.
Слышал, что максимум - до 40Мбит/с. Это правда?
Если при такте в 30МГц, то это ложь =) Хотя если задрать тактовую до 40МГц, то ПЛИС может и справится...
Сообщение отредактировал -Al- - Feb 10 2006, 08:05