Получил долгожданный простой триггер

Но инициализация не катит (Precision Synthesis пишет 0 Initial value for q is ignored for synthesis.) - может в коде че-нить поправить?
Привожу код еще раз
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
ENTITY dff_new IS
PORT(
clk : IN std_logic;
d : IN std_logic;
en : IN std_logic;
reset : IN std_logic;
q : OUT std_logic := '1'
);
END dff_new ;
--
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
ARCHITECTURE struct OF dff_new IS
-- Architecture declarations
-- Internal signal declarations
BEGIN
process(reset,clk)
begin
if (reset = '1') then
q <= '0';
elsif (rising_edge(clk)) then
if (en = '1') then
q <= d;
end if;
end if;
end process;
END struct;
Эскизы прикрепленных изображений