Непонятный глюк с позиционными обозначениями Опции

[koluna]

Здравствуйте!

OrCAD Capture 10.5.
На корневом листе расположен иерархический блок. Его содержимое на картинке.

Что за желтый столбец в Property Editor?
Откуда он взялся?
Почему у одного элемента разные позиционные обозначения (в желтом и белом столбце)?
На печатной плате элемент - VD13.

Благодарю заранее!

Эскизы прикрепленных изображений

 

[Hoodwin]

Но вот для чего нужны два позиционных обозначения (одно внутри иер. блока, а другое в рамках всей схемы) и почему это наблюдается только для некоторых компонентов - совершенно не пойму.

Ну так это то вполне логично. Когда мы рисуем блок, то в этот момент capture же еще не знает, что будут иерархические ссылки. И он создает белый столбец свойств, присваивает обозначение и т.п. Когда мы применяем блок, то он должен каждому компоненту внутри блока создать копию всех его свойств, чтобы не было несколько одинаковых обозначений, например, или блоки могли бы отличаться номиналами, скажем. отсюда возникают желтые столбцы. То, что они совпадают с белыми по части reference - это в общем случайность. Оно же по листам нумерует компоненты. И если блок на первом листе применен и первый попадает в аннотацию, то его позиционные обозначения в точности повторяют локальные для блока. Можно руками изменить на что-нибудь другое, лишь бы с прочими не пересекалось.

По поводу самих компонентов. Вот эти вот резисторы R17, R24 - они несколько противоречат идее промышленного интерфейса с плавающим common mode. Проблема с ними в том, что при смещении нулей на разных сторонах магистрали в 25В они просто на пределе по мощности (U^2/R). Сегодня TI выпускает уже драйверы с common mode -20..+25V (SN65HVD20), и даже -70..+70V (SN65HVD1785). К этой же теме относятся и VD12 с VD13. Они защищают от кратковременных пробоев линии, но выдержат ли DC 25V скажем? Понятно, что их можно и не паять, но сколько надо нагородить на плате то в каждом каскаде. У тех же вышеприведенных устройств защита уже встроена в корпус и она уже согласована с их прочими характеристиками. Кроме того, у них другая идеология брошенного интерфейса. В трансивер встроена схема анализа шины, и если разность потенциалов между A и B меньше ~400 mV, то оно автоматом делает RO=1. Это позволяет избежать растяжек, и, как следствие, не ставить C10. Итого, деталей 5 или 6 (VD11) лишние, при этом схема более предсказуема по потреблению, так как нет утечки в магистраль через растяжки R17, R24. Вот такие вот соображения.