Почему ПЛИС может не прошиваться? Опции

[Mihey yxNet]

Здравствуйте, какая причина может быть у следующей проблемы и как лечить:

Cyclone III (c пока ещё пустой последовательной флешкой и в активном режиме загрузки, если это имеет значение, хотя не должно) пытаюсь прошить через USB Blaster по JTAG.

JTAG Debugger при тесте видит устройство и говорит, что JTAG работает.
SignalTap и Programmer видят ПЛИС и позволяют начать загрузку. Строка состояния конфигурации зависает на 0%, пока идёт подсоединение, потом сразу становится неактивной как после успешной загрузки (других значений, в том числе 100% не показывает).

Информационное окно квартуса говорит, что конфигурация прошла успешно!!!
Потребление возрастает.

Но SignalTap говорит, инстанс не найден и требует сконфигурировать ПЛИС.
Загрузка флешки, соответственно, тоже невозможна - после "успешной конфигурации" ПЛИС вылезает ошибка "FlashLoader IP не найден".

[Serhiy_UA]

к Mihey yxNet

Хотелось бы узнать, чем все закончилось....

За одно и вопросы:
1. Если использовался SFL, то подключался ли его модуль из SFL_bb.v в главный модуль проекта?
2. Были ли сделаны назначения выводов FPGA в части интерфейса ASMI через Pin Planner?
3. Был ли при программировании через JTAG задан для FPGA режим "serial configuration mode"?

[Mihey yxNet]

Я так понял у автора стоит разъём програмирования соединённый с jtag ПЛИС, и флешка через DCLK,DATA,nCS,ASDI. Тогда это случай на странице 9-60 handbook.

Для прошивки в режиме JTAG не во флеш используется sof файл, а для прошивки флешки через AS мост jic-файл(тот что надо из sof конвертировать отдельно). Я что-то в обсуждении не увидел этих обстоятельств.

Да, именно так и соединено (та же схема и на 8-42). И да, если напрямую ПЛИС JTAGом грузить, то sof-файл. Если флешку через ПЛИС, то jic-файл (но до него по сути дело не доходит, потому что сначала надо в плис прогрузить SFL, а он так же как и пользовательские sof-проекты в ПЛИСе не остаётся, хотя должен).
Спасибо за уточнение. Действительно, стоило сразу схемку показать, не думал, что могут возникнуть разночтения.

к Mihey yxNet

Хотелось бы узнать, чем все закончилось....

За одно и вопросы:
1. Если использовался SFL, то подключался ли его модуль из SFL_bb.v в главный модуль проекта?
2. Были ли сделаны назначения выводов FPGA в части интерфейса ASMI через Pin Planner?
3. Был ли при программировании через JTAG задан для FPGA режим "serial configuration mode"?

Проблема с проектом пока не решена, просто я отсутствовал.

1. Вот этот момент требует пояснения. О чём речь?
Конкретно флешку обычно загружаю через Программер - нахожу свою микросхему, указываю для неё тип флешки, указываю какой jic надо в неё залить - "Factory default enchanced SFL image" добавляется в качестве прошивки ПЛИС автоматически. В свой проект SFL не вношу.

2. да

3. Режим AS задаётся пинами MSEL[2..0]. Сейчас перешёл даже на режим JTAG (т.е. флешка вообще игнорируется), хотя через JTAG-входы ПЛИС должен программироваться независимо от режима.
Если прошивать через программер, то указывается JTAG mode (тут см. пункт 1)
Но у меня есть подозрение что речь о чём-то другом.


В целом повторюсь, на всякий случай. Проблема не во флешке и её загрузке, она упоминалась только для точного описания ситуации, сейчас установлен режим загрузки только через JTAG - эффект тот же: сам ПЛИС не конфигурируется.