ADC+DMA в STM32F107, Глюк DMA?? Опции

[pr0m]

Всем привет.

Играюсь со слегка модицицированным примером для STM32F10x "RegSimul_DualMode" для ADC (из стандартной STM32F10xFWLib).
Там используются 2 ADC в режиме DualMode, 2 группы по 2 канала, после окончания конверсии каждой пары 32-битный результат складывается посредством DMA1 в буфер в ОЗУ. Так вот, я его переделал в том смысле, что зациклил процесс опроса (а не однократный опрос, как в оригинальном примере), после чего обнаружил несколько шокирующую картину - положение данных опроса в ОЗУ меняется от опроса к опросу, т.е. в том месте, где я ожидаю увидеть результат от каналов 1,2 через раз оказываются данные каналов 3,4, и наоборот.
Что это??? Только бы не глюк контроллера.... Собираюсь использовать его именно в режиме циклического опроса регулярной группы каналов АЦП.
Прилагаю кейловский проект.

Прикрепленные файлы

 Project.rar ( 25.63 килобайт ) Кол-во скачиваний: 29

 

[akimych]

Разве такое возможно?

Сложно сказать. Я не думаю, что там что-то не успевает. Речь шла о другом. Может там что-то остается после калибровки, к примеру, дма ведь на тот момент уже работает.
Кстати говоря, дма у стм32 отнисительно тормозное. Если его направить в порт, то можно посмотреть частоту дрыгания ногами.
А я вообще столкнулся с тем, что при частоте SPI = 1/2 и 8 бит, дма иногда не успевает вычитывать данные.
Но для ацп должно хватать.

Характер сдвига несколько другой, в хаосе имеется закономерность - сдвиг циклический

Это как раз подтверждает мое предположение (пишем буфер не с 0), либо означает, что ацп пишет в дма кол-во данных не кратное длине буфера.

Важнее глянуть на счётчик передач, он должен быть не больше 1

Хм, а почему 1? В SCAN-mode там будет столько, сколько каналов оцифровывается. В этом режиме оцифр. все каналы друг за другом, после чего выставляется EOC.

Я кстати так и делал, ловил прерывание от ацп, а не от дма. Может потому и не столкнулся с подобными глюками.