Заполняемость ПЛИС Опции

[_andrew_]

На сколько можно загрузить ПЛИС (в процентном соотношении), чтобы она стабильно работала.
Насколько я помню фирмы-производители гарантируют правильность работы только при неполном заполнении.. или я ошибаюсь?

...я использую XC3S200-4VQ100

[_andrew_]

ISE будет, но позже, а к этому времени надо бы по хорошему уже доделать проект... время идет - а работа стоит

[LeonY]

На сколько можно загрузить ПЛИС (в процентном соотношении), чтобы она стабильно работала.

Вопросм некорректный - что значит "стабильно"? Если вы уложитесь (при высоком заполнении) во все ваши временные ограничения, то все будет работать стабильно. Вопрос в том - уложитесь ли? И еще один вопрос в возможномти разводки кристалла на заданные пины. Я лично наступал на эти грабли дважды, правда в эпоху CPLD (серия 7ххх от Алтеры)

ISE будет, но позже, а к этому времени надо бы по хорошему уже доделать проект... время идет - а работа стоит

Проект делать можно, но не до конца - пока нет ISE Вы можете писать код, писать тестбенчи, симулировать и править ошибки (например в ModelSim) функционального характера, можете погонять синтез (FPGA Advantage или Synplicity), посмотреть, какие граничные частоты будут выдавать эти программы - так-что работе нефиг стоять (тут на похабную шутку тянет, но воздерживаюсь). А уж когда появится ISE, останется совсе не много - Place & Route, ну, и если захочется, временная симуляция (хотя я ее не делал уже последние лет 6 - для полностью синхронного проекта в этом нет необходимость, вполне хватает Static Timing Analisys)