Шина данных и FPGA, предпочесть простоту разводки ПП или очерёдность подключения к ПЛИС? Опции

[hdl_student]

Доброго дня.

Есть простой и идиотский вопрос: есть 17-битная шина, подключаемая через краевой двухрядный разъём, которую требуется завести в ПЛИС. На разъёме кросс-платы (в которую вставляется мой модуль) шина разведена не по порядку, а как попало: ADDR0 - контакт a10, ADDR1 - b32, ADDR3 - a18 и т.д.
Что следует предпочесть:
- простоту разводки ПП, заведя линии шины на ноги ПЛИС не по порядку
- подключение шины к ногам ПЛИС по порядку (т.е. ADDR0 - вывод номер 118, ADDR1 - 119, ADDR3 - 121 и т.д.)?

Не повредит ли первый вариант (в теории) "скорости" ПЛИС из-за неоптимального place & route?

Заранее признателен.

[yakub_EZ]

Скорость распространения сигнала в идеале 3 нс/метр (скорость света), для плат или коаксиального кабеля она ниже, т.е. время больше - 4,5 - 6 нс/метр. Получаем, что для получения задержки в 1 нс необходимо 17 сантиметров платы. Для сдвига 40 МГц - ового меандра на 90 градусов по фазе необходимо отставание 12,5 наносекунд, т.е. 2 метра. Т.е. на этих частотах можно пренебречь. А вот для 400 МГц это уже 20 см и тут приходится задумываться о согласовании длин хотя бы до сантиметров

[bogaev_roman]

Т.е. на этих частотах можно пренебречь. А вот для 400 МГц это уже 20 см и тут приходится задумываться о согласовании длин хотя бы до сантиметров

Полностью поддерживаю. Вообще есть специальные проги, которые рассчитывают разброс длинн линий и выдают максимальные задержки, выдают минимальные расстояния между проводниками, расчет взаимных помех и т.д.

[Джин]

Вообще есть специальные проги, которые рассчитывают разброс длинн линий и выдают максимальные задержки, выдают минимальные расстояния между проводниками, расчет взаимных помех и т.д.

Стало интересно, что это за проги? Или имеется ввиду HL?

[trigger1985]

Стало интересно, что это за проги? Или имеется ввиду HL?

Если еще актуально http://saturnpcb.com/pcb_toolkit.htm