Использование Интерфейсов SV в Quartus BlockDiagramFile Опции

[bark]

Не могу Сгенерировать Символ модуля если у него в портах используется Интрефейс СистемВерилога.

Взялся за изучение системверилога. (до этого пользовал обычный).
хочу использовать Интерфейсы в своём проекте.

TOP проекта - bdf файл. ну т.е. блок-диаграм-файл.

описал тестовый модуль вида:

создаю один из текстовых фалйлов проекта *.sv

module processor (

// main_bus interface port
main_bus bus,

// other ports
input logic clock,
input logic resetN,
);

// ... // module functionality code
endmodule

в итоге есть несколько модулей. проект компилируется нормально.

НО!

теперь при попытке сгенерировать "символ файл" мне пишется ошибка:
Error (10016): Can't create symbol/include/instantiation/component file for module "processor" because port "bus" has an unsupported type

т.е. интерфейсы нельзя использовать при построении блок-схем или я что-то не так пользую?

З.Ы. Quartus 10.1

Сообщение отредактировал bark - Feb 7 2011, 12:24

[bark]

Спасибо за разъяснения.
ещё вопрос:
вот все эти параметры scfifo.. откуда их брать? сами строки

defparam

scfifo_component.add_ram_output_register = "OFF",
scfifo_component.intended_device_family = "Cyclone III",
scfifo_component.lpm_numwords = 2**depth_log,
scfifo_component.lpm_showahead = showahead,
scfifo_component.lpm_type = "scfifo",
scfifo_component.lpm_width = dw,
scfifo_component.lpm_widthu = depth_log,

это надо просто знать или где-то заготовки есть?

я это похоже тоже где-то упустил.


а по поводу схематика...
он ведь предоставляет хорошую графическую наглядность проекта и его иерархии.
интерфейсы позволяют уменьшить количество ненужных подключений.. вроде ничего никому не противоречит и должно жить в гармонии )

Сообщение отредактировал bark - Feb 8 2011, 09:53

[vadimuzzz]

это надо просто знать или где-то заготовки есть?

параметры описываются в ug на соотв. мегафункцию. если скопипастить надо - сгенерите 1 раз визардом и скопируйте. на сложных корках, правда, этот номер не прокатит