Как в ISE 12.2 назначить, чтобы неиспользуемые ноги микросхемы были входами? Опции

[fant]

Есть топ модуль на Verilog. Часть ножек не используется. Они прописаны как input и назначены в ucf-файле. При фитинге они оптимизируются и удаляются. И в результате настраиваются на вывод. Как задать в ISE чтобы не было такой оптимизации?
Сейчас собрал все неиспользуемые ножки через "или" и выпустил через один выход. Все работает нормально. Есть ли более правильный метод?

[Boris_TS]

Э-хе-хе - начнём от печки...
1. Какой кристалл у Вас ?

[fant]

Э-хе-хе - начнём от печки...
1. Какой кристалл у Вас ?

XC9536XL

А в чем разница в Вашем члучае, если не секрет?

Ножки не используются в текущем варианте прошивки, а вообще они подключены к схеме и настройка ножки на выход блокирует нормальную работу схемы