Отваливается банк IO в Stratix II GX, после конфигурирования нагретой ПЛИС Опции

[Barbarossa]

Столкнулся с соврешенно непонятной проблемой. Железяка примерно такая - ПЛИС Stratix II GX, шестидесятка. К банкам 3 и 4 подключена DDR SDRAM. К остальным банкам подключено много чего, все остальные уровни 3.3 В. При конфигурировании холодной ПЛИС, хоть из ПЗУ, хоть через JTAG, все выводы работают нормально. И если не переконфигурировать ПЛИС, то все работает корректно сколь угодно долго. Если же конфигурировать нагретую ПЛИС, то банки, к которым подключена память, работают нормально, а выводы I/O банка 7 отваливаются. Что с остальными 3.3 вольтовыми банками пока не знаю, до них добраться сложнее. Внутри все работает как надо. Все пины отвалившегося банка находятся в z-состоянии.
Может, кто сталкивался с чем-то подобным? И вообще, что может быть причиной такого непонятного явления?

[Docent86]

Столкнулись с такой же проблемой в CycloneIII (EP3C10E144). После включения и конфигурации работало очень долго и нормально, но после переконфигурации начали поочереди "отваливаться" пины по группам банка. Те пины которые в проекте не прицеплены ведут себя так как им и сказано по умолчанию, а те которые в проекте прицеплены были переходят в Z-состояние. Меняем пины в проекте на другие картина повторяется - прицепленые в Z, свободные по default. Хотя до этого все работало как часы.
С "холодным\горячим" перешиванием сразу вариант отметаем - сказки это - в отладочной плате перешивали раз по 50 за день не выключая и наша плата перешивалась без сброса по питанию в течении недели, проблемы почему то по пятницам начинаются, это наверное приближающиеся выходные влияют на работу ПЛИС)))

Сообщение отредактировал Docent86 - Feb 18 2011, 11:56