Использование Coregen fifo_generator_v4_3 Опции

[D-Luxe]

Использую коргеновское фифо версии 4.3 в котором запись и чтение выполняется по разным частотам.

ENTITY fifo_generator_v4_3 IS
port (
din: IN std_logic_VECTOR(31 downto 0);
rd_clk: IN std_logic;
rd_en: IN std_logic;
rst: IN std_logic;
wr_clk: IN std_logic;
wr_en: IN std_logic;
dout: OUT std_logic_VECTOR(31 downto 0);
empty: OUT std_logic;
full: OUT std_logic;
valid: OUT std_logic;
rd_data_count: OUT std_logic_VECTOR(9 downto 0);
wr_ack: OUT std_logic;
wr_data_count: OUT std_logic_VECTOR(9 downto 0));
END fifo_generator_v4_3;

Не понимаю назначение выводов rd_data_count, wr_data_count. В документации сказано, что rd_data_count - количество двордов, доступных для чтения, а wr_data_count - количество записанных двордов.

Как это фифо подключить к Aldec'у?

[Kirill_Good]

в fifo core xilinx есть функция преобразовывать одну разрядность входную в другую разрядность выходную, 64 to 8 bit к примеру, может поэтому два вывода с числом слов. одно ведет подсчет для 64 другое для 8, там вряд ли сказано что dword , зачем так делать.

Сообщение отредактировал Kirill_Good - Feb 25 2011, 19:05