LPC2148+FPGA как?, Использование SSP Опции

[khach]

Вот даже незнаю, где спросить, тут или в ПЛИсах...
Суть проблемы - сопрячь LPC2148 c ПЛИСой (мелкий 3 Спартан) с максимальным быстродействием. В связи с отсутствием внешенй шины напрашиваеться применение SSP в качестве интерфейса. А теперь вопрос- требуется реализация на Veriloge или VHDL последовательного порта, макимально совместимого с филипсовским SSP ( с применением фифо и прочих фич). Обычный SPI, корки котророго уже найденны, слишком тормозит. Может кто встречал уже пример подобной реализации, а то обидно- скоростной интерфейс "гуляет".
Заодно выслушаю рекомендации по загрузке Спартана с АРМа ( как лучше хранить конфигурационный файл). Имеет ли смысл для этого добавить сериальный датафлеш в проект? Или хранить все внутри 2148 ( памяти жалко, но конфигурашка влазит), или грузить все по USB при старте устройства?

И как лучше развести jtagи - делать два раздельных? Если с АРМом все более-менее понятно, то с Хилинксом не очень- наверняка понадобиться хардверная отладка на этапе разработки (Сhipscope). Можно ли Чипскоп "протуннелировать" сквозь работающий USB АРМа ( прикинуться мульитдевайсом)?
Были ли проекты "клонирования" чипскопа с разборкой "по-косточкам" его протокола?

[Alex2172]

У меня в проетке LPC2148+CPLD, в CPLD 64 однобитовых регистра (в том числе лапы управления, статуса и т.д.), связь между LPC и CPLD по SPI, скорость 30МБит/сек, для того чтобы записать/прочитать регистр передается 1 байт, в котором первые 6 бит - адрес регистра, 1 бит - команда (запись/чтение), 1 бит данных. При чтении регистра на линии MISO первые 7 бит игнорируются, последний 1 бит принимается как бит данных.