снова tristate bridge :( Опции

[DASM]

чет не понимаю. У меня два чипа, у них data, addr, wr, rd - соединены на плате, разный только CS.
Беру компонент tristate bridge и вешаю два таких чипа.
в файле mysystem_inst.v вижу такое
.chip1_data (chip1_data)
.chip2_data (chip2_data)
.chip1_wr (chip1_wr)
.chip2_wr (chip2_wr)

и тд по всем этим ногам. Ну с CS все ясно - их действительно два. А со остальным что делать ? Ведь ПИНОВ например output chip1_wr и chip2_wr у меня нету, есть один общий chip_wr.
Пока решил проблему так
wire chip1_wr;
wire chip2_wr;
assign chip_wr = chip1_wr & chip2_wr; ну и далее подставляю их в inst как
.chip1_wr (chip1_wr)
.chip2_wr (chip2_wr)
а на top вывожу просто chip_wr; Работает, но это разве так и надо ? Нафига мне вообще тогда этот бридж нужен, ноги в Hiz я и сам могу перевести... ничо не понимаю...

[DASM]

щас поглядим-с....

Код

Упрощенно так. У меня в верилоге некая прослойка
module w5300
(
// avalon
  inout [31:0] avs_data;
  input avs_wr_n;
  input avs_rd_n;
// conduit
inout [15:0] data;
output nwr;
output nrd;
);
assign nwr = avs_wr_n;
assign nrd = avs_rd_n;
....//// далее небольшие махинации с data (отсекание старшей части, перевод в Hiz если rd_n неактивен итп, вобщем ничего особенного)
endmodule

В tcl тоже ничего страшного

Код

add_interface avalon_tristate_slave avalon_tristate end
add_interface_port avalon_tristate_slave avs_wr_n wr_n Input 1
add_interface_port avalon_tristate_slave avs_rd_n rd_n Input 1
и т д
# +-----------------------------------
# | connection point conduit_end
# |
add_interface conduit_end conduit end

set_interface_property conduit_end ENABLED true
add_interface_port conduit_end nwr export Output 1
add_interface_port conduit_end nrd export Output 1
итд