Цитата(SmileGobo @ Mar 1 2011, 10:45)

Проблема еще в том что синхросигнал имеет такую структуру ....1010101010101010001010101.... - эта так называемая вырезка генерируется с частотой 8КГц
Такие вырезки желательно внешней логикой формировать. Наверняка можно два выхода PWM скомбинировать при помощи одной логической ячейки и получить желаемое.
Цитата(SmileGobo @ Mar 1 2011, 10:45)

А как вы расчитали что менее 120 клоков? я работаю на частоте 72Мгц
72000000 / 640000 = 112.5
Цитата(SmileGobo @ Mar 1 2011, 10:45)

Вы говорите об использовании DMA, когда я выдавал данные через SSP проблем не было завязать его с DMA, а куда привязывать DMA в случае параллельного интерфейса,возможно его связать с портом вывода?
Если сообщите марку МК, придётся меньше гадать.