xmega128a1 + sdram Опции

[bekor]

возникла необходимость внешней памяти на xmega128a1
под рукой есть 8 штук SDRAM 8Mx8 byte (MT48LC8M8A2)
подскажите пожалуйста можно ли этот SDRAM присобачить к xmega128a1 ???
в даташите на мк написано что организация памяти должна быть 4 битная для SDRAM
а у меня вроде 8 битная

[AlexG_changed]

Судя по справке AVR Studio 5 в JTAGICE mkII и 3 кое-что предусмотрено для регенерации SDRAM во время останова:

XMEGA OCD
OCD and clocking

When the MCU enters stopped mode, the OCD clock is used as MCU clock. The OCD clock is either the JTAG TCK if the JTAG interface is being used, or the PDI_CLK if the PDI interface is being used.

The JTAGICE mkII does not offer a variable clock rate for XMEGA targets.

SDRAM refresh in stopped mode

When the OCD is in stopped mode, the MCU is clocked by the PDI or JTAG clock, as described in the paragraph above. Since nothing is known of this frequency by the debugger or OCD, a low refresh period (0x10) is automatically used. This value can't be changed by the user.

[korobov_michael]

В AppNote 1312 нашел штуку, которая напрямую, конечно, не подойдет, но, быть может, окажется полезной.

2.5 SDRAM Refresh Considerations


...


When in sleep mode and the clock to the EBI module is stopped, it is possible to enter Self-refresh mode for the SDRAM module. To enable Self-refresh, set the SDRAM Self-refresh Enable bit (SDSREN) in Control Register B (CTRLB) for Chip Select block 3. Note that it is not possible to access the SDRAM when in Self-refresh mode.
Получится, конечно, полный изврат, но можно перед потенциальной точкой останова записать этот бит. Вопрос только в том, сколько времени требуется EBI, чтобы выполнить эту операцию.