LPC2148+FPGA как?, Использование SSP Опции

[khach]

Вот даже незнаю, где спросить, тут или в ПЛИсах...
Суть проблемы - сопрячь LPC2148 c ПЛИСой (мелкий 3 Спартан) с максимальным быстродействием. В связи с отсутствием внешенй шины напрашиваеться применение SSP в качестве интерфейса. А теперь вопрос- требуется реализация на Veriloge или VHDL последовательного порта, макимально совместимого с филипсовским SSP ( с применением фифо и прочих фич). Обычный SPI, корки котророго уже найденны, слишком тормозит. Может кто встречал уже пример подобной реализации, а то обидно- скоростной интерфейс "гуляет".
Заодно выслушаю рекомендации по загрузке Спартана с АРМа ( как лучше хранить конфигурационный файл). Имеет ли смысл для этого добавить сериальный датафлеш в проект? Или хранить все внутри 2148 ( памяти жалко, но конфигурашка влазит), или грузить все по USB при старте устройства?

И как лучше развести jtagи - делать два раздельных? Если с АРМом все более-менее понятно, то с Хилинксом не очень- наверняка понадобиться хардверная отладка на этапе разработки (Сhipscope). Можно ли Чипскоп "протуннелировать" сквозь работающий USB АРМа ( прикинуться мульитдевайсом)?
Были ли проекты "клонирования" чипскопа с разборкой "по-косточкам" его протокола?

[khach]

Тоесть и команда, и ответ идут в той самой транзакции? А обмен только короткими словами по 8 бит?
У меня ситуация несколько другая- необходимо передать блок данных более 1Кб. Т.е высылаеться команда на чтение (1 байт команды и два байта адреса, а потом принимаеться непрерывный поток).
Возможно и обратное- пакет высылаеться из 2148. Т.е желательно использование ФИФО. А поскольку мастером выступает lpc2148, то со стороны ПЛИС фифо должно быть асинхронным ( клоки у lpc2148 и Спартана разные). Опять же незнаю какой режим выбрать - SPI или совместимый с Техасом SSI. Какой из них лучше в плане стабильности?