Вопрос по PCI-Express Опции

[D-Luxe]

В описании на плату прочитал такую информацию: "Serial gigabit transceiver interface (GTPs) provide connection to the on-chip PCI Express® x1 hard macro or a PCI Express x4 soft macro."

Что это значит? Что такое hard macro и soft macro?

[superpriz]

Здравствуйте, судя по GTP это Вы про Xilinx, только вот никогда не замечал, что они используют термин macro, обычно core, ну да ладно. В общем, на сколько я знаю, то ситуация такая: hard macro - это уже реализованая схемотехника в железе, если ее не использовать, то у вас просто пропадут ресурсы, использовать их под что-то принципиально другое не получится. Для задействования такого блока в ПЛИС, обычно в IP Core Generator, нужно создать wrapper, это всего-лишь файлик для синтезатора, который говорит ему какой блок (если их несколько, например в Virtex-5 TX240T 4 блока 10/100/1000 Ethernet ) использовать, кучу параметров, ну и конечно же он является модулем (если это Verilog, думаю что в VHDL они тоже так называются), через который вы будете общаться с этим железным блоком.
Soft macro - это по сути то, что мы все пишем для того чтоб заставить ПЛИС делать, что нам надо. Это код, который синтезатор превращает в LUTs, MUXs, D-FFs и другие ресурсы ПЛИС, которые будут общими как для вашего кода так и для кода soft macro. Выражаясь по-другому - это уже кем-то написанная реализация чего-то на HDL. Только как правило эти IP Cores платные и просто так взять и посмотреть на код не получиться, разработчики знают много способов как сделать код нечитаемым (не только в буквальном смысле, наверное недоступный будет здесь уместнее). Например, я видел, когда дается описание в элементарных ячейках ПЛИС, т.е. LUTs, MUXs, D-FFs. Воссоздать по ним код на HDL наверное еще сложнее чем из assembler x86 получить код на С++.
В вашем случае предлагается возможность подключить GTP к железному блоку pci-e x1, при использовании которого вы не будете использовать лишние ресурсы ПЛИС, либо к блоку pci-e x4 и под ваш код останется гораздо меньше ресурсов.