Чем отличается LOW Z, от HIGH Z Опции

[Nosss]

Здравствуйте! В документации на статическую память встретился с такими характеристиками: Clock to low Z, Clock to high Z. Я понимаю, что это время перехода в высокоимпедансное состояние, а вот чем отличается состояние low Z от состояния high Z не понимаю. Подскажите, кто знает. Может есть где почитать про это?

Судя по времянкам, могу предположить, что low Z это некое промежуточное состояние. Буферы находятся в процессе открытия или закрытия. А high Z - это состояние, когда все буферы гарантированно закрыты. Но так ли это?

Сообщение отредактировал Nosss - Feb 4 2011, 07:50

[nand7]

Выходы памяти могут управляться как асинхронно по OE, так и синхронно по CLK.

ок.

Кажется я понял. Low-Z это когда буферы открыты, поэтому конфликт конечно же будет, но валидность данных при этом еще не гарантируется.

Да. Активное и при этом неопределенное (либо 0 либо 1) состояние.

Вот нашел в документации интересное замечание:
At any supplied voltage and temperature, tOEHZ is less than tOELZ and tCHZ is less than tCLZ to eliminate bus contention between SRAMs when sharing the same data bus. These specifications do not imply a bus contention condition, but reflect parameters guaranteed over worst case user conditions. Device is designed to achieve high Z before low Z under the same system conditions.

Разработчику использующему память необходимо позаботится, чтобы избежать конфликта на шине.