Цитата(azizcheg @ Mar 18 2011, 11:59)
Здравствуйте! Проблема такая. Есть проект в квартус 9,1 под Cyclone3. Проект простой.(Ядро ниос и небольшая логика). Есть два сигнала которые нужно выравнить. Для этого необходимо чтоб один из сигналов появился на выходе с небольшой задержкой(примерно 5-7 нс). Для этого использую элемент lcell (знаю что это не самый лучший способ, но все таки). Ставлю пару этих элементов - все работает и получается некоторая задержка... изменяю количество-сигнал вообще не генерится. Изменяю количество опять-работает. Возвращаю то же количество при которм сначала не работало-теперь уже работает. Никакой закономерности или логики отследить не могу. При всем при этом ядро и все остальное работает независимо от количества lcell. Пробовал вместо lcell ставить инверторы и элемент exp. Результат тот же самый... то работает то не работает. В чем может быть ошибка?
У Вас там на выходе схемы триггер стоит? Советую поставить еще один или несколько триггеров и получить некую задержку, скажем если первый работает на частоте 250, то добавлением триггера Вы получите задержку в 4нс. Оставшуюся задержку получите подключив программируемую задержку delay chain. Далее отделяете эту часть от основного проекта и создаете partition с определенным logic lock и получаете для этой части полностью отфиттереный кусок, который и используете далее в проекте - в нем вся времянка сохраняется и будет стабильной.
Проблема с LCELL, Проект не работает в зависимости от количества lcell в квартус9.1
Mar 18 2011, 08:59
