Цитата(Enthusiast @ Mar 25 2011, 19:08)
Я бы делал на двух микросхемах: ПЛИСина обрабатывала бы аппаратно сетевые пакеты насколько то возможно, а дальше процессор подхватывал бы уже частично разобранные данные. Не понимаю, почему такое решение не годится? Важно время отработки пакета?
Да нет же. Важна не производительность и не время отработки пакета, а путь, покоторому они ходят. Должна быть гарантия, что пакет из одного канала будет обработан процессором перед тем, как отправится в другой канал. Это можно обеспечить только путем обрезания путей, по которому пакет может пойти в обход процессора. При этом свитч с вручную настроенной таблицей путей не годится. Почему - я таких вопросов не задаю.
Решение в плисиной нормальное по построению, в этом смысле я ничего против не имею. Однако, ее не будет, т.к. цикл разработки должен быть маленьким (а по опыту я отлично знаю, что когда есть плис, то разработка длится вечно) и стоимость должна быть низкой (плис этому противоречит).
Нужно что-то готовое.
Вот эта wintegra мне понравилась. Как я понял, она куплена PMC-Sierro-й. Интересно, возможно ли доставать эти микросхемы по тем же каналам, что и PMC-Sierro-вские?
В общем, получается, надо что-то типа QUICC (PowerQUICC) от Freescale, но только не с такой разнообразной периферией, а чисто с езернетами. И мощного управляющего ядра не надо, только сам QUICC.
Ищу процессор с кучей езернетов
Mar 25 2011, 09:41
И подобные - тоже нет.
