Я бы добавил ещё важный момент, связанный с расположением ПЛИС относительно АЦП. Об этом хорошо написано Илья ТАРАСОВ Методы и программные
продукты для повышения производительности проектов (Компоненты и технологии 2008_01_88)
на базе ПЛИС Xilinx
Цитата
Фиксация выводов корпуса Несмотря на то что программируемые
пользователем выводы взаимозаменяемы,для высокопроизводительных проектов мо-
жет оказаться важным обеспечение правиль-ной компоновки внешних сигналов и шин.
Очевидно, что сигналы должны подаватьсяна выводы ПЛИС возможно ближе к месту
их реального использования на кристалле.Однако существуют также рекомендации,
связанные с особенностями конструкции ло-гической ячейки и распределения трассиро-
вочных линий. Если смотреть на топологию ПЛИС в том виде, в котором она представле-
на в инструментах САПР ISE, то внутри ло-гических ячеек данные распространяются сле-
ва направо, а снизу вверх проложены цепи ускоренного переноса, предназначенные для
построения арифметических модулей и счет-чиков (где и требуется передача бита переносав следующий разряд). Поэтому целесообраз-
но размещать ПЛИС на печатной плате та-ким образом, чтобы шина данных обраба-
тываемого сигнала входила слева и проходи-ла «сквозь» матрицу логических ячеек,
выходя с правой стороны. При этом верх-нюю и нижнюю стороны оказывается воз-
можным отвести для сигналов управления(рис. 2). Внутри шины данных рекомендует-
ся располагать младшие биты внизу, а стар-шие, соответственно, вверху корпуса ПЛИС,
поскольку это соответствует естественномунаправлению внутренних линий ускоренно-
го переноса.
реализация DDC на плис с тактовой 250 МГц
Mar 30 2011, 18:55
